Verilog基礎(chǔ)之六、編碼器實(shí)現(xiàn)
一、前言
????編碼是將其他信號(hào),如圖像,文字等用其他形式表示,通常針對(duì)計(jì)算機(jī)時(shí)指用二進(jìn)制表示,對(duì)人通常是用十進(jìn)制表示,像用十進(jìn)制數(shù)表示溫度,身高等,都可看作編碼的過(guò)程。在電路中,編碼是將數(shù)量為2的N次方的信號(hào)轉(zhuǎn)換為N位2進(jìn)制輸出。
????根據(jù)編碼信號(hào)中是否允許邏輯為1的個(gè)數(shù)大于1分為普通編碼器和優(yōu)先編碼器,普通編碼器上每個(gè)要編碼的信號(hào)只有1位為1,優(yōu)先編碼器可對(duì)編碼的信號(hào)存在多位為邏輯1的進(jìn)行編碼。
以4-2線編碼器為例,普通編碼器和優(yōu)先編碼器真值表如下圖。優(yōu)先編碼器中0/1可為0或1,從真值表看出,普通編碼器為優(yōu)先編碼器的一種特殊場(chǎng)景。


二、編碼設(shè)計(jì)
????2.1 設(shè)計(jì)代碼
設(shè)計(jì)中采用for循環(huán)和case語(yǔ)句兩種方式來(lái)實(shí)現(xiàn)8-3編碼器
測(cè)試代碼
2.2?仿真結(jié)果
通過(guò)仿真結(jié)果可知,for循環(huán)和case語(yǔ)句實(shí)現(xiàn)的兩種編碼器結(jié)果都一致
