1.1 Clock時鐘電路PCB設計

時鐘電路就是類似像時鐘一樣準確運動的震蕩電路，任何工作都是依照時間順序，那么產(chǎn)生這個時間的電路就是時鐘電路，時鐘電路一般是由晶體振蕩器、晶振、控制芯片以及匹配電容組成，如圖7-1所示。（文末附《RK3588 PCB設計指導白皮書》下載入口）

針對時鐘電路PCB設計有以下注意事項：

1、晶體電路布局需要優(yōu)先考慮，布局整體緊湊，布局時應與芯片在同一層并盡量靠近放置，以避免打過孔，晶體走線盡可能的短，遠離干擾源，盡量遠離板邊緣。

2、如果出現(xiàn)晶體電路在布局過程中與芯片放置在不同層的情況，應盡可能的讓靠近芯片，讓走線變短，并需要將晶體走線全程進行包地處理，以避免被干擾。

3、晶體以及時鐘信號走線需要全程包地處理，包地線每隔200-300mil至少添加一個GND過孔，并且必須保證鄰層的地參考面完整，如圖7-2所示。

4、晶體的當前層可圍繞其進行GND走線形成地環(huán)，在地環(huán)放置GND過孔，連接到相鄰的GND平面層，用以隔離噪聲，如圖7-3所示。

4、時鐘走線Xin與Xout以及晶體下方投影區(qū)域禁止任何走線，避免噪聲耦合進入時鐘電路。 5、晶體下面相鄰層必須保證完整的參考平面，避免出現(xiàn)跨分割現(xiàn)象，有助于隔離噪聲，保持晶體輸出，如下圖7-4所示。

1.2 Reset電路的設計 Reset復位電路是一種用來使電路恢復到起始狀態(tài)的電路設計，一般簡單的復位電路由電容串阻電阻構(gòu)成，再復雜點就有三級管等配合進行，RK3588內(nèi)置復位電路，如下圖7-5所示。C1100是作為濾除噪聲干擾等，防止復位信號被干擾。

Reset電路的PCB設計注意事項如下： ① 在布局時，RESETn復位信號遠離板邊緣和金屬接插件，以防止因 ESD引起的異常而導致復位模塊死機。

② RESETn復位信號的濾波電容需要盡量靠近其所對應的芯片管腳放置，并且此信號應該先經(jīng)過濾波電容再

連接芯片管腳，如下圖7-6所示。需要注意的是對應濾波電容的地焊盤需要扇出8/16mil的地過孔，如果存在空間充足的情況可以打上2及以上的地過孔，更良好的接地。

③ RESETn復位信號需要遠離DCDC,RF等干擾強的信號，防止信號受到干擾。如果存在走線長度比較長的情況，那么則需要對其進行包地處理，并且在包地線上大約間隔400mil放置一個GND過孔。

④ 布局過程中RESETn按鍵的TVS保護二極管需要盡量靠近按鍵器件放置，如下圖7-7所示：信號拓撲為：按鍵→TVS→100ohm→電容（靠近 CPU&PMIC）→CPU&PMIC，如果出現(xiàn)ESD現(xiàn)象，那么ESD電流必須需要先經(jīng)過TVS器件進行衰減。

1.3 DP1.4接口的PCB設計

DP接口即為DisplayPort接口，是由視頻電子標準協(xié)會發(fā)布的顯示接口。DP接口將在傳輸視頻信號的同時加入對高清音頻信號傳輸?shù)闹С郑⑶彝瑫r支持更高的分辨率以及刷新率。DP1.4通信端口規(guī)范新標準基于DP1.3規(guī)范，寬度不變但加入了顯示壓縮流技術(shù)，前向錯誤更正，高動態(tài)范圍數(shù)據(jù)包等。

DP1.4接口有如下表7-1 PCB設計注意事項：

1、建議在BGA區(qū)域的以下位置加地通孔，如圖7-8（a）所示，并建議按圖7-8（b）所示作包地處理，其中L為包地線地過孔間隔，D為包地線距離信號線之間的空氣間距，建議≥4*W。

2、差分對內(nèi)等長誤差控制6mil，應該按照以下要求進行等長控制，如圖7-9所示。

注意：DP連接器工作速率≥8GGbps時，請按照第五章5.6節(jié)的連接器優(yōu)化建議進行設計處理

1.4 PCIe接口的PCB設計要求 PCI-Express，簡稱“PCI-e”是一種高速串行計算機擴展總線標準，PCI-E屬于高速串行點對點雙通道高帶寬傳輸，所連接的設備分配獨享通道帶寬，不共享總線帶寬，它的主要優(yōu)勢就是數(shù)據(jù)傳輸速率高。RK3588 芯片擁有5個PCIe3.0 控制器，2個 PCIe3.0 PHY，3個PCIe2.0 Combo PHY。

PCI-E2.0和PCI-E3.0主要存在以下不同：

① 最大數(shù)據(jù)率不同：PCI-E 2.0只能提供5GT/S的最大數(shù)據(jù)率，而PCI-E 3.0的數(shù)據(jù)傳輸率則達到了8GT/S，提高了總線帶寬。PCI-E 3.0規(guī)范將數(shù)據(jù)傳輸率提升到8GT/S，并且保持了對PCI-E 2.x/1.x的向下兼容，繼續(xù)支持2.5T/S、5T/S信號機制。

② 編碼方式不同：PCI Express 3.0工作在8T/S頻率上，取消了傳統(tǒng)的8b/10b編碼，它將引入包括信號強化（enhanced signaling）、數(shù)據(jù)完整性（data integrity）、傳輸接收均衡、PLL改善、時脈數(shù)據(jù)恢復和通用擴展等多項技術(shù)。

針對PCI-E2.0和PCI-E3.0的不同特點，對應也有不同的PCB設計要求。

PCI-E接口的PCB設計有如下表7-2所示注意事項：

建議在 BGA 區(qū)域的以下位置加地通孔，并建議差分信號作包地處理，包地線的地孔間隔小于300mil。如圖7-11所示。

1.5 HDMI接口的PCB設計

高清多媒體接口（High Definition Multimedia Interface），簡稱：HDMI，是一種全數(shù)字化視頻和聲音發(fā)送接口，可以發(fā)送未壓縮的音頻及視頻信號。隨著技術(shù)的不斷提升，HDMI的傳輸速率也不斷的提升，HDMI2.0最大傳輸速率可達14.4Gbit/s，HDMI2.1最大傳輸數(shù)據(jù)速率可達42.6Gbit/s，因此對其PCB的布線也提出了更高的要求，RK3588有2個HDMI2.1/eDP的Combo PHY接口，RK3588芯片支持HDMI2.0 RX，向下兼容HDMI1.4b。

1. HDMI接口的PCB布局要求

① HDMI接口按照外形結(jié)構(gòu)要求放置PCB板邊，方便插拔。

② ESD靜電保護器件靠近HDMI座子放置，在布局方面，ESD器件一定要靠近HDMI的端子放置，以保證ESD作用能發(fā)揮出來，優(yōu)先于串阻串容。

③ 其它如防倒灌電路、分壓電路等可以采取就近原則擺放HDMI座子附近。

④ HDMI接口5V供電電路靠近HDMI座子放置。

2. HDMI接口有如下表7-3 PCB布線設計要求 ① 建議在BGA區(qū)域的以下位置加地通孔，如圖7-13（a）所示，并建議按圖7-13（b）所示作包地處理，其中L為包地線地過孔間隔，建議小于150mil，D為包地線距離信號線之間的空氣間距，建議≥4*W。

② 注意隔直電容和電阻之間的走線需按差分信號要求進行布線。

③ 590ohm電阻做隔層參考，相鄰層挖去和電阻PAD大小一樣的GND銅皮。同時不允許差分走線和電阻PADS之間有殘樁，如圖7-14所示 。

注意：HDMI連接器工作速率≥8Gbps時，請按照第五章5.6節(jié)的連接器優(yōu)化建議進行設計處理

1.6 SATA3.0接口的PCB設計

RSATA是serial ATA縮寫，即串行ATA。它是一種電腦總線，主要功能是用于主板和大量存儲設備（如硬盤即光盤驅(qū)動器）之間的數(shù)據(jù)傳輸。SATA3.0可在存儲單元、磁盤驅(qū)動器、光學和磁帶驅(qū)動器、主機總線適配器(HBA)之間提供理論最高6Gbps(750MB/s)速度的鏈路速度，對PCB設計提出了新的設計要求。SATA 3.0的接口定義如表7-4所示。

1、SATA3.0的PCB設計要求

① 為了避免板上的信號反及過壓保護防止芯片被損壞。SATA的收發(fā)AC耦合電容都放置在連接器端，如圖7-16所示。

② SATA是高速差分，包含一個發(fā)送訊號對和一個接收訊號對，使差分對的走線長度保持一致非常重要，不匹配的走線長度會減少信號之間的差值，增加誤碼率，而且還會產(chǎn)生共模噪音，因而增加EMI輻射，誤差要求按照<6mil的要求，差分對內(nèi)等長需按照差分等長處理規(guī)范，如圖7-17所示。

③ 差分線對應盡可能的在PCB表層走線(微帶線)，如果差分線對必須在不同的層走線，那么過孔兩側(cè)的走線長度必須保持一致，改變走線層，則必須保證走線層改變后仍有合適的回流路徑，通常的做法是過孔旁邊增加GND過孔。

④ 在差分走線下方，應保持完整的參考平面，在高速走線兩側(cè)，走線相對于參考平面高度10倍距離范圍內(nèi)，參考平面不應被切斷或有挖空的區(qū)域。

總體要求如下表7-5所示：

SATA3.0的PCB布線示意如下圖7-18所示：

1.7 USB接口的PCB設計

USB是通用串行總線的英文縮寫，是連接外部裝置的一個串口總線標準，也是一種輸入輸出接口的技術(shù)規(guī)范，被廣泛地應用于個人電腦和移動設備等信息通迅產(chǎn)品，并擴展到攝影器材，數(shù)字電視（機頂盒）、游戲機等其它相關(guān)領(lǐng)域。

USB2.0接口具有高達480Mbps的傳輸速率，USB3.0的最大傳輸帶寬高達5Gbps,USB3.0引入全雙工數(shù)據(jù)傳輸。USB的布局和布線有其對應的設計要求。

USB2.0及USB3.0接口管腳定義如圖7-19所示。

1、 USB接口的PCB布局要求

① USB應該接口靠近板邊或結(jié)構(gòu)定位放置，伸出板邊一定位置(直插除外)，方便插拔。

② ESD、共模電感器件靠近USB接口，放置的順序是ESD-共模電感-阻容。

③ 注意ESD和USB的距離，留有一定的的間距，考慮后焊的情況。

④ 在布局時，盡量使差分線路最短，以縮短差分線距離。

2、USB接口的PCB布線要求

① USB要走差分，阻抗控制為90歐姆，并包地處理，總長度最好不要超過1800mil.

② 盡可能縮短走線長度，優(yōu)先考慮對高速USB差分（RX、TX差分）的布線，USB差分走線在走線的時候，盡可以有的減少換層過孔，從而可以更好的做到阻抗的控制，避免信號的反射。

③ 過孔會造成線路阻抗的不連續(xù)，在每次打孔換層的地方加一對回流地過孔，用于信號回流換層。

④ 若USB兩邊定位柱接的是保護地，分割時保證與GND的距離是2MM，并在保護地區(qū)域多打孔，保證充分連接，如圖7-20所示。

⑤ 由于管腳分布、過孔、以及走線空間等因素存在使得差分線長易不匹配，布線長一旦不匹配，時序會發(fā)生偏差，還會引起共模干擾，降低信號質(zhì)量。所以，相應的要對差分對不匹配的情況作出補償，使其線長匹配，長度差通?？刂圃?mil以內(nèi)，補償按照差分等長規(guī)范來進行。

USB2.0與3.0的PCB布線要求對比如下表7-6所示：

1.8 Type C接口的PCB設計

USB Type C，又稱為USB-C。需要注意的是Type-C只是一種接口，和USB的版本沒有任何關(guān)系。該接口的亮點在于更加纖薄的設計、更快的傳輸速度（最高10Gbps以及更強悍的電力傳輸（最高100W)。Type-C雙面可插接口最大的特點的支持USB接口雙面插入，主要面向更輕薄、更纖細的設備。以下如圖7-23所示，為Type-C接口的管腳定義。

Type C接口的PCB設計要求：

1、ESD、共模電感器件靠近Type C接口，放置的順序是ESD→共模電感→阻容；同樣也要注意ESD 和Type C的距離，留有一定的間距，考慮后焊情況。

2、TX信號線的耦合電容應靠近接口放置，RX信號線的耦合電容由設備端提供，如圖7-24所示。

3、Type C差分走線阻抗控制90ohm±10％，為了保證阻抗的連續(xù)性，應該有良好的參考平面和不跨分割，信號打孔換層時數(shù)量不超過2個。

4、Type-C有RX/TX1-2四組差分信號，兩組D+/D-差分信號 ，一共六對差分線，差分信號線要求至少緊鄰一個地平面，兩側(cè)都緊鄰地平面最好，走線盡量短，走線最長不要超過6inchs。

5、保證Type C差分線長匹配，對內(nèi)等長誤差<6mil，等長按照差分等長規(guī)范。

6、保證Type C差分對于對間或者差分對于其他信號的影響，對內(nèi)間距建議是大于等于4倍Type C線寬。與其他信號之間的間距保持盡量大于等于4倍Type C線寬。

7、CC1/CC2是兩個關(guān)鍵引腳，作用很多：探測連接，區(qū)分正反面，區(qū)分DFP和UFP，也就是主從配置Vbus，走線時面要加粗處理。

注意：Type-C連接器工作速率≥8Gbps時，請按照第五章5.6節(jié)的連接器優(yōu)化建議進行設計處理

1.9 MIPI-D/C PHY的PCB設計

MIPI（移動行業(yè)處理器接口）是專為移動設備（如智能手機、平板電腦、筆記本電腦和混合設備）設計的行業(yè)規(guī)范的標準定義。其常見的通用的唯一物理（PHY）層，即MIPI D-PHY和C-PHY。

MIPI D-PHY：更常用于智能手機的相機和顯示屏，因為它具有靈活、高速、低功耗和低成本的特點。提供了對DSI（串行顯示接口）和CSI（串行攝像頭接口）在物理層上的定義，采用一個差分時鐘和1-4對差分數(shù)據(jù)線來傳輸數(shù)據(jù)。

MIPI C-PHY：C-PHY沒有同步時鐘，時鐘是嵌套在數(shù)據(jù)中，通過帶寬受限通道來實現(xiàn)高吞吐量性能，例如將顯示器和攝像頭連接到應用處理器。它可為MIPI相機串行接口（MIPI CSI-2）和MIPI顯示接口（MIPI DSI-2）生態(tài)系統(tǒng)提供PHY，幫助設計人員擴展其實現(xiàn)，以支持各種更高分辨率的圖像傳感器和顯示器。

1、MIPI接口的PCB布局要求

① 遠離干擾源，防止其他信號干擾到傳輸速率以及信號的傳輸質(zhì)量。

② 所有的顯示接口（不管是采用的是接口或者是FPC的形式的）盡量靠在板邊放置，方便拔插。

③ 主芯片與顯示接口的位置不要放置的太遠，盡量縮短走線的距離，走線按照高速信號走線。

④ 如PCB有結(jié)構(gòu)上要求，要嚴格按照結(jié)構(gòu)放置。

2、 MIPI接口的PCB布線要求

① 參考層：為了抑制電磁輻射，MIPI的差分線盡量靠近GND平面的走線層來走線，保證走線不要跨分割，否則會造成差分線阻抗的不連續(xù)性和增加外部噪聲對差分線的影響，如果是走在表層，盡量包地處理或者拉大跟其它信號的間距。

② 包地：MIPI走線可以整組包地，GND包地線每隔150mil打一個GND過孔。如果空間準許，可以單組包地。

③ MIPI信號的差分線盡可能的減少過孔換層，過孔會造成線路阻抗的不連續(xù)，如果需要打孔換層來走線，保證差分過孔的一致性，以及在換孔位置就近安排一個回流地過孔，以用于信號回流。

④ 原理干擾：MIPI信號線應遠離其它高速信號（如并行數(shù)據(jù)線，時鐘線等），對開開關(guān)電源這一類的干擾源更應遠離。

MIPI-DPHY接口的PCB設計布線注意事項如下表7-6所示：

MIPI-CPHY接口的PCB設計布線注意事項如下表7-8所示：

同時建議在 BGA 區(qū)域的以下位置加地通孔，如圖7-26所示:

1.10 eDP接口的PCB設計

eDP接口是一種基于DisplayPort架構(gòu)和協(xié)議的一種全數(shù)字化接口，傳遞高分辨率信號只需要較簡單的連接器以及較少的引腳就可以實現(xiàn)，同時還能夠?qū)崿F(xiàn)多數(shù)據(jù)同時傳輸。

eDP接口的PCB設計布局布線注意事項：

① 遠離干擾源，防止其他信號干擾到傳輸速率以及信號的傳輸質(zhì)量。

② 接口盡量靠在板邊放置，方便拔插，如PCB有結(jié)構(gòu)上要求，要嚴格按照結(jié)構(gòu)放置。

③ 主芯片與顯示接口的位置不要放置的太遠，盡量縮短走線的距離，走線按照高速信號走線。

eDP接口的PCB設計布線注意事項，如下表7-9所示：

1.11 SDMMC/SDIO的PCB設計要求

RK3588集成了1個SDMMC控制器和1個SDIO控制器，均可支持SDIO3.0協(xié)議， 以及MMC V4.51協(xié)議。4線的數(shù)據(jù)總線寬度；支持SDR104 模式，速率達到150MHz。

SD/MMC或者SDMMC是數(shù)字安全記憶卡（Secure Digital Memory Card）的簡稱，即SDMMC就是SD卡，SDMMC管腳定義如表7-28所示。

SDIO是在SD標準上定義了一種外設接口，它和SD卡規(guī)范間的一個重要區(qū)別是增加了低速標準。在SDIO卡只需要SPI和1位SD傳輸模式。低速卡的目標應用是以最小的硬件開銷支持低速IO能力。

SDMMC/SDIO的PCB設計布局布線注意事項：

① VCC的電容需要靠近卡座引腳放置進行濾波，遵循先大后小的原則。

② SDMMC盡量放置在板邊，方便插拔，ESD器件要靠近SDMMC來放置，走線需要先經(jīng)過ESD器件再進入SD卡，不要打孔穿。

③ 所有的信號線盡量走在同一層，這樣有利于信號的一致性，走線與高頻信號隔開，空間準許的情況下，單根包地，空間緊張的情況下整組進行包地處理，走線需要有完整的參考平面。

其他SDMMC/SDIO的PCB布線注意事項，如表7-10所示：

1.12 FSPI的PCB設計

FSPI是一種靈活的串行接口控制器， RK3588芯片中有1個FSPI控制器，可用來連接FSPI設備。

RK3588 FSPI 控制器有如下特點：

① 支持串行NOR Flash，串行Nand Flash。

② 支持SDR模式。

③ 支持1線，2線以及4線模式。

管腳定義如表7-11所示：

FSPI的PCB設計布局布線注意事項：

1、FSPI電源的去耦電容布局時需靠近管腳放置，如圖7-29所示。

2、FSPI_CLK信號需要包地處理，并且在地線上均勻的打上過孔，如圖7-30所示。

FSPI其他的PCB設計布線主要事項，如表7-12所示：

1.13 BT1120的PCB設計

RK3588支持16bit BT1120輸出接口，最大輸出分辨率可達1920X1080@60Hz；兼容8bit BT656接口，支持PAL和NTSC。

BT1120 輸出接口設計中請注意：

① BT1120輸出接口電源域為VCCIO6供電，實際產(chǎn)品設計中，需要根據(jù)外設的實際IO供電要求（1.8Vor 3.3V）選擇對應的供電，必須保持一致。

② 為提高BT1120輸出接口性能，VCCIO6電源去耦電容不得刪除，布局時請靠近管腳放置；如圖7-31和7-32所示。

BT1120 輸出接口上下拉和匹配設計推薦如表7-13所示：

當通過連接器實現(xiàn)板對板連接時，建議串接一定阻值的電阻(22ohm-100ohm 之間，具體以能滿足SI 測試為準)，并預留TVS器件， 布局時TVS器件靠近對半鏈接位置，走線優(yōu)先通過TVS管。

BT1120的PCB設計其他布線注意事項，如表7-14所示：

1.14 RJ45接口的PCB設計

網(wǎng)口模塊的組成主要包括了：RJ45網(wǎng)口、變壓器、PHY芯片及主芯片；還有一種RJ45與變壓器進行了集成，分別如圖7-33、圖7-34所示。

我們常見的網(wǎng)口有百兆網(wǎng)口和千兆網(wǎng)口，他們的區(qū)別在于百兆網(wǎng)口只有兩對差分，一對收，一對發(fā)，另外四根是備用的；千兆網(wǎng)口有四對差分，兩對收，兩對發(fā)，如圖7-35所示，可以了解其對應的管腳定義。

1、網(wǎng)口模塊的PCB設計布局注意事項：

① RJ45和變壓器之間的距離盡可能的短，器件布局的原則是通常按照信號流向放置，切不可繞來繞去；以太網(wǎng)轉(zhuǎn)換芯片和變壓器之間的距離應盡可能短，一般不超過5inch。

② 復位電路信號應當盡可能的靠近以太網(wǎng)轉(zhuǎn)換芯片，并且若可能的話應當遠離TX、RX和時鐘信號。

③ 時鐘電路應當盡可能的靠近以太網(wǎng)轉(zhuǎn)換芯片，遠離電路板邊緣、其他高頻信號、I/O端口、走線或磁性元件周圍。總體布局要求，如圖7-36所示。

④ 連接變壓器上的交流端接電阻靠近變壓器放置，如圖7-37所示。

2、網(wǎng)口模塊的PCB設計布線注意事項：

① 網(wǎng)口的差分盡量走表底層，差分對之間的間距至少4W以上，由于管腳分布、過孔、以及走線空間等因素存在，使得差分線長度不匹配，時序會發(fā)生偏移，還會引入共模干擾，降低信號質(zhì)量，因此差分對內(nèi)的等長約束為5mil，差分對之間不用進行等長，等長時注意符合差分等長規(guī)則，如圖7-38所示。

② RJ45接口區(qū)域內(nèi)部所有層挖空處理。如圖7-39所示，RJ45接口的G1,G2,G3和G4管腳的走線至少需要加粗至1mm以上，跨接電感和電容靠近接口放置，旁邊多打地過孔。如圖7-40所示。

③ 變壓器的處理變壓器所有層挖空（只挖一半，另一半鋪銅處理，均勻的打上地過孔，建議間隔50mil一個），變壓器到接口部分不用控阻抗，走線加粗處理；變壓器到PHY芯片差分走線，控制100ohm差分阻抗。如圖7-41所示。

④ 變壓器區(qū)域除差分信號外其他信號走線都加粗到20mil以上，變壓器地網(wǎng)絡的回流通過粗線連接起來。如圖7-42所示。

⑤ 以太網(wǎng)轉(zhuǎn)換芯片的處理以太網(wǎng)芯片到CPU的RGMII接口線的發(fā)送部分和接收部分要分開布線，不要將接收和發(fā)送網(wǎng)絡混合布線，線與線之間需要滿足3W，發(fā)送和接收總線分別進行等長，等長范圍100mil，如圖7-43所示。

⑥ 其他布線要求25M晶振下面不能走其他信號線，時鐘線不用走在RJ45座子下面，復位信號的布線滿足3W要求。

1.15 RGMII的PCB設計

RGMII接口是MAC和PHY之間常用的千兆網(wǎng)通信接口，采用4bit數(shù)據(jù)接口，工作時鐘為125Mhz,并且上升沿和下降沿同時傳輸數(shù)據(jù)，因此傳輸速率可達1000Mbps。

RK3588芯片擁有2個GMAC控制器，提供RMII或RGMII接口連接外置的Ethernet PHY，GMAC控制器支持以下功能：

（1）支持10/100/1000Mbps數(shù)據(jù)傳輸速率的 RGMII接口。

（2）支持10/100Mbps數(shù)據(jù)傳輸速率的RMII接口。

RGMII PCB設計注意事項:

1、常規(guī)走線要求如下表7-15所示。

2、CLK需要全程包地處理，并在地線上打上地過孔，每150mil必須有一個過孔；且時鐘的去耦電容必須靠近管腳放置；如圖7-44和7-45所示。

3、晶振需要靠近RK3588的XIN/XOUT腳擺放，需要包地處理，并且打上地過孔；如圖7-46所示。

4、為提高RGMII/RMII接口性能，所在VCCIOx電源的去耦電容不得刪除，布局時請靠近管腳放置；如圖7-47所示。

1.16 WIFI/BT的PCB設計

1、模塊整體布局時，WIFI模組要盡量遠離DDR、HDMI、USB、LCD電路以及喇叭等易干擾模塊或連接座。

2、晶體電路布局需要優(yōu)先考慮，布局時應與芯片在同一層并盡量靠近放置以避免打過孔，晶體走線盡可能的短，遠離干擾源，盡量天線區(qū)域；晶體以及時鐘信號需要全程包地處理，包地線每隔100mil至少添加一個GND過孔，并且必須保證鄰層的地參考面完整，如圖7-48所示。

3、32.768k單獨走線，并做包地處理，并且包地線每隔400mil，至少添加一個GND 過孔。

4、VBAT電源工作時電路較大，單天線模組600mA以上，整個供電主回路須20mil以上，接入管腳的走線跨度與PIN腳同寬，如需打孔至少兩個過孔；VBAT的電源去耦電容必須靠近模組電源管腳，與旁邊的晶體時鐘走線用10mil左右的地線隔離，如圖7-49所示。

5、天線匹配電路必須靠近天線座，天線走線50歐姆（根據(jù)實際疊層情況可以做隔層參考），保證參考地的完整，下方不允許有其他信號線或電源。

6、天線布線越長，能量損耗越大，因此在設計時，天線路徑越短越好，不能有分支出現(xiàn)，盡量不換層；天線周圍需要多打地過孔，天線走線有遇到需轉(zhuǎn)向時，不可以用轉(zhuǎn)角的方式，需用弧形走線。如圖7-50所示。

7、如果是2X2 MIMO天線接口，兩個天線口之間的出線方向需要考慮兩個天線的位置，兩個天線的位置需要盡量遠離避免干擾，并考慮垂直放置以避免互相干擾。

8、模組的電感布局時，請注意走線經(jīng)電感出來后，先經(jīng)過電容，再進入模組電源管腳，如圖7-51所示。模組下方第一層保持完整的地，不要有其他信號走線，如圖7-52。

9、SDIO_D0-D3、SDIO- CMD和SDIO_CLK 6根走線盡量要平行等長，走線長度相差控制在±25mil以內(nèi), 并且相鄰層要遠離其他電源和時鐘走線，SDIO_CLK需要全程包地處理。

1.17 音頻接口電路的PCB設計

Audio接口是音頻插孔，即音頻接口，可分為Audio in接口和Audio out接口。音頻接口是連接麥克風和其他聲源與計算機的設備，其在模擬和數(shù)字信號之間起到了橋梁連接的作用。對于 RK3588 平臺的數(shù)字音頻接口，需遵循《

Rockchip_RK3588_High_Speed_PCB_Design_Guide_ _EN》。

其余走線要求如下：

1、所有CLK信號建議串接22ohm電阻，并靠近RK3588放置，提高信號質(zhì)量。

2、所有CLK信號走線不得挨在一起，避免串擾；時鐘信號需要全程獨立包地，包地的走線間隔300mil以內(nèi)必須打一個地過孔；如圖7-53所示。

3、芯片的各IO電源的去耦電容務必靠近芯片放置；如圖7-54所示。

4、音頻接口按照結(jié)構(gòu)放置，沒有結(jié)構(gòu)要求盡量放置在板邊，方便插拔。

5、IC靠近接口放置，不要放置太遠，模擬信號盡量短。

6、Audio in和Audio out不用控制阻抗，走線需要加粗至15mil，全程包地處理，間隔300mil必須打一個地過孔。

7、ESD器件要靠近音頻接口放置，走線需要警告ESD器件在進入音頻接口，不要打孔換層，如圖7-55所示。

8、所有音頻信號線走線應遠離電感區(qū)域、遠離RF信號和器件。

9、對于一個 I2S 接口接多個設備的情況，相關(guān)的 CLK 應按照菊花鏈走線拓撲連接；對于一個PDM接口接多個設備的情況，相關(guān)的CLK應按照菊花鏈走線拓撲連接；如果 GPIO 充裕情況下，PDM 接口一組內(nèi)的兩個CLK都可以使用，以優(yōu)化走線分支。

10、所有音頻信號都應遠離LCD、DRAM等高速信號線。禁止在高速信號線相鄰層走線，音頻信號的相鄰層必須為地平面，禁止在高速信號線附近打孔換層。

11、SPDIF 信號建議全程包地處理，包地的走線間隔 300mil 以內(nèi)必須有地過孔。

對于外設相關(guān)音頻信號要求，以對應器件設計指南為準，如果沒有強調(diào)的，可參考以下說明：

1、喇叭的SPKP/SPKN信號耦合走線，并整組包地，線寬根據(jù)輸出的峰值電流進行計算，并盡量縮短走線以控制線阻。

2、喇叭的功放輸出如有放置磁珠、LC濾波等器件，建議靠近功放輸出放置，可優(yōu)化EMI。

3、Headphone的左右聲道輸出應獨立包地，避免串擾，優(yōu)化隔離度，建議走線寬度大于10mil。

4、麥克風單端連接時，MIC信號單獨走線并分別包地；麥克風差分連接時，特別大多數(shù)偽差分的情況，也要按照差分走線，并整組包地。

5、麥克風信號的走線建議線寬8mil 以上。

6、對于耳機座、麥克風的TVS保護二極管，放置上盡量靠近連接座，信號拓撲為：耳機座/麥克風→TVS→IC；這樣使得發(fā)生ESD現(xiàn)象時，ESD電流先經(jīng)過TVS器件衰減；TVS器件走線上不要有殘樁，TVS 的地管腳建議盡量增加地過孔，至少保證兩個0.4mm*0.2mm 的過孔，加強靜電泄放能力。

1.18 VGA OUT 的PCB設計

VGA(Video Graphics Array)即視頻圖形陣列，具有分辨率高、顯示速率快、顏色豐富等優(yōu)點。VGA接口不但是CRT顯示設備的標準接口，同樣也是LcD液晶顯示設備的標準接口，具有廣泛的應用范圍。

RK3588本身不支持直接VGA OUT，需要外部轉(zhuǎn)換芯片，可以選擇RGB888，HDMI，MIPI，eDP等接口轉(zhuǎn)VGA輸出

VGA OUT PCB設計注意事項：

1、整體布局時， VGA座子盡量靠近轉(zhuǎn)換芯片放置，盡量縮短VGA模擬信號走線。

2、轉(zhuǎn)換芯片電源的去耦電容，都需要盡量靠近轉(zhuǎn)換芯片各電源管腳放置。

3、VGA_R/G/B需接一個75ohm的下拉電阻，精度為1%；電阻必須靠近芯片放置。

4、VGA_R/G/B走線線寬盡量加粗，建議12mil 以上，且它們之間的長度差不得超過200mil。

5、VGA_R/G/B信號要求全程分開包地處理，包地的走線間隔300mil以內(nèi)必須有地過孔。

6、VGA_R/G/B信號相鄰層必須為地平面，不得為電源平面。

7、VGA_R/G/B 信號都請遠離 LCD、DRAM 等高速信號線，禁止在高速信號線相鄰層走線；禁止在高速信號線附近打孔換層；走線不要穿過電感區(qū)域；遠離RF信號和器件。

8、VGA_HSYNC/VSYNC的RC濾波必須靠近VGA座子放置，走線不得超過6 Inch。

9、VGA座子所有信號TVS管應盡量靠近連接座放置，信號拓撲為：VGA座子→TVS→芯片管腳；出現(xiàn)ESD 現(xiàn)象時，ESD電流必須先經(jīng)過TVS器件衰減；TVS器件走線上不要有殘樁(Stub)；TVS的地管腳建議盡量增加地過孔，至少保證2個0.4*0.2mm的過孔，加強靜電泄放能力。

1.19 Camera攝像頭pcb設計

攝像頭（Camera或Webcam）又稱為電腦相機、電腦眼、電子眼等，是一種視頻輸入設備，被廣泛的運用于視頻會議、遠程醫(yī)療及實時監(jiān)控等方面。攝像頭可分為數(shù)字攝像頭和模擬攝像頭兩大類。

攝像頭PCB設計注意事項：

1、Camera采用連接器時：MIPI差分信號經(jīng)過連接器時，相鄰差分信號對之間必須使用GND管腳進行隔離；如不方便打孔，差分對之間的間距最少15mil；整組包地，包地線每隔200mil打一個地過孔，如圖7-57所示。

2、Camera連接座如果有預留測試點，應靠近連接座，且走線上的殘樁(Stub)盡量短。

3、連接座AVDD/DOVDD/DVDD電源的去耦電容，都需要盡量靠近 Camera連接座放置，如圖7-58所示。

4、Camera布局時需要遠離大功率輻射器件， 如GSM天線等。

5、CIF/MIPI等信號，如果有經(jīng)連接器實現(xiàn)板對板連接時，建議全部信號串接一定阻值的電阻(2.2ohm-10ohm之間，具體以能滿足SI測試為準)，以及預留TVS器件。

6、差分線打孔換層需要在旁邊添加一對回流地過孔，空間允許的情況下，對信號嚴格包地處理。如圖7-59所示。

MIPI CSI RX設計時PCB注意點：

1、Camera的所有電源的去耦電容不得刪減，必須保留，靠近座子放置。

2、Camera的Reset信號建議使用GPIO控制，Reset信號的100nF電容不得刪除，靠近座子放置，加強抗靜電能力。

3、Camera的CLK時鐘線應該進行包地處理，包地走線每隔300mil添加GND孔，如果空間不做建議和他走下拉開至少3W的間距。

1.20 LCD屏和觸摸屏的PCB設計

LCD屏和觸摸屏經(jīng)常應用于顯示設備中，除了滿足硬件設計之外還需滿足對應的PCB設計要求：

1、所有的顯示接口（不管是采用的是接口或者是FPC的形式的）盡量靠在板邊放置，方便拔插。

2、主芯片與顯示接口的位置不要放置的太遠，盡量縮短走線的距離。

3、屏和觸摸屏的去耦電容不能刪除，靠近管腳放置。

4、LED背光IC的FB端限流電阻，請靠近屏座放置而不是DC-DC。

5、背光升壓電路，請注意電容擺放及電源走線，保證電源的充放電回路最小。

6、屏和觸摸屏連接座如果有預留測試點，應靠近連接座，且走線上的殘樁(Stub)盡量短，如圖7-60所示。

掃碼領(lǐng)取白皮書